(资料图)

目前储存厂商正在努力提升储存密度，多家厂商也官宣将发布更多堆叠层数的3D NAND。而除了提高层数外，更多厂商也在研究其他增加储存密度的方法。目前，4bit单元（QLC）型3D NAND闪存已经实现商业化，而且SSD受益于此也已经变成了“白菜价”。而目前已经有厂商开始研发下一代的5bit单元（PLC）方案，带来更大的单枚颗粒容量。

而在近日召开的FMS 2023闪存峰会上，SK海力士就展示了其新型PLC（5-Bit MLC）技术的研究成果。其展示的技术原理类似铠侠2019年开发的Twin BiCS FLASH技术，简单来说就是用两个2.5bit单元来组成一个5bit单元，在5bit单元中，一个存储单元中可以包含32个不同的阈值电压，而常规方式下用PLC写入并验证32个不同的阈值电压所需时间是TLC的近20倍，这显然是用户无法接受的。因此，SK海力士设计了一种新型PLC，将一个5bit单元分为两个2.5bit点位，每个点也存储2.5bit。然后综合各个点的数据获得5bit数据，这样就可以使PLC写入时间与TLC（3bit单元）大致相同。这样既增加了堆叠密度，同时在速度上也不会带来较大影响。

实际上，已经被SK海力士收购的Solidigm一年前已经展示过首款采用PLC-NAND的SSD，它沿用了当前QLC-NAND一样的192层闪存，但由于每个单元由5bit（而非4bit）点组成，其密度增加至23.3Gbit/mm²，创下了最高记录；而凭借321层的第9代新型TLC-NAND，预计SK海力士有望达到20Gbit/mm²以上的密度。

标签：